刚接触SI仿真时，只进行了简单的流程操作，对涉及的原理和模型知之甚少。然后慢慢接触到了更深层次的东西，开始搭建自己的电路去了解IBIS。电路仿真的模型有很多，IBIS可能是最常用、最方便的一种。一般这个东西都是芯片厂商提供的，它的一些原理是一个很复杂的东西。让让我们简单梳理一下IBIS中的结构：
IBIS简介
1.ibis(输入/输出缓冲区信息规范):输入/输出缓冲区是一个行为模型，描述电压与电流、电压与时间的关系。也是基于V/I曲线的输入/输出端口快速准确建模方法，是反映芯片驱动和接收电气特性的国际标准。
2.IBIS本身只是一种文件格式，解释了如何在一个标准的IBIS文件中记录一个芯片的驱动器和接收器的不同参数，但没有解释如何使用这些记录的参数，这些参数需要使用IBIS模型的仿真工具读取。
两个IBIS模型结构
IBIS的模型结构分为输入和输出，如下图所示：
1.输出结构：包括一个PMOS，一个NMOS，两个ESD保护二极管，芯片的电容和封装的寄生参数。
C_PKGR_PKGL_PKG是整个芯片的等效电容、电阻和电感特性。
C_Comp是硅片上引脚的焊盘电容(结电容)。
2.输入结构：包括两个ESD保护二极管、芯片的电容和封装的寄生参数。
C_PKGR_PKGL_PKG是整个芯片的等效电容、电阻和电感特性。
C_Comp是硅片上引脚的焊盘电容(结电容)。
IBIS文件结构
1.头文件
这部分包含了IBIS的版本、文件名、版权等信息，如下图：是从ST官网下载的STM的IBIS模型的头文件：
2.设备描述
包含设备型号名称、设备名称、制造商、封装和引脚等信息，如下图所示：
3.模型描述
该部门定义了型号对应的缓冲类型、下拉、上拉、Power_Clamp、Gnd_Clamp的IlV数据表；斜坡数据；描述波形上升/下降沿等的VIT数据表。如下图所示：
IBIS在信号完整性中的应用
IBIS在信号完整性仿真中起着不可或缺的作用。它可以用作信号源和接收器。可以被大量EDA软件识别，有些仿真软件没有IBIS模型，所以可以不能在时域中模拟。在IBIS模型的基础上，我们可以分析传输线上的信号完整性问题，包括阻抗、串扰、反射、时延等从源到负载的时域问题。
IBIS模型将每一个I/O或引脚分为几种状态(输入、输出、悬空)，将这些状态配置成几种模型，通过调用I/O或引脚的几种模型来模拟输入输出。
审计唐子红
标签：模型IBIS芯片