下面是一个NMOS开关电路。阶跃信号VG1设置T2的DC电平2V、方波(幅度2V、频率50Hz)和导通电压2V，因此MOS晶体管T2将以周期T=20ms导通和截止。
首先模拟Vgs和Vds的波形，会看到Vgs=2V时有一个小平台。有人会奇怪为什么Vgs崛起的时候平台小？
MOS管Vgs小平台
带着这个问题，我们试着把电阻R1从5K换成1K，然后再模拟一遍，发现平台变得很小，几乎没有了。为什么？
改进了MOS晶体管Vgs的小平台。为了理解这种现象，需要理论知识。
MOS管的等效模型我们通常看到的MOS管图形就是左边的这个，右边的这个叫做MOS管的等效模型。其中：Cgs称为gs寄生电容，Cgd称为gd寄生电容，输入电容Ciss=Cgs Cgd，输出电容Coss=Cgd Cds，反向传输电容Crss=Cgd，也叫米勒电容。如果你不知道MOS晶体管输入输出电容的概念，请点击：帮助你理解MOS晶体管参数“热阻、输入输出电容和开关时间”。
米勒效应的罪魁祸首是米勒电容。米勒效应是指其输入输出之间的分布电容Cgd在逆放大作用下放大等效输入电容的效应，米勒效应会形成米勒平台。首先我们要知道，由于MOS管的制造工艺，必然会产生Cgd，也就是米勒电容必然存在，所以米勒效应是必然的。米勒效应的坏处是什么？MOS晶体管的导通是一个从无到有的过程。MOS晶体管的D极和S极重叠时间越长，MOS晶体管的导通损耗越大。因为米勒电容和米勒平台，MOS管的导通时间变长，MOS管的导通损耗肯定会增加。在仿真中，降低了R1的G极电阻后，我们发现米勒平台得到了改善。原因我们都应该知道。MOS晶体管的导通可以看作是输入电压通过栅电阻R1对寄生电容Cgs充电的过程。R1越小，Cgs的充电速度越快，MOS晶体管的导通速度也越快，这就是降低栅电阻，改善米勒平台的原因。米勒站台上发生了什么？对于NMOS晶体管，在MOS晶体管导通之前，D电极电压大于G电极电压。随着输入电压的增加，Vgs也在增加，Cgd中存储的电荷需要同时与输入电压中和，因为当MOS晶体管完全导通时，G电极电压大于D电极电压。所以在米勒平台上，就是Cgd充电的过程。此时Vgs的变化很小。当Cgd和Cgs处于同一水平时，Vgs会继续上升。我们来分析一下右边的米勒效应。这个电路图是什么？
MOS管的D极负载为电感加续流二极管，工作方式与DC-DC BUCK相同。当MOS管导通时，VDD给电感L充电，因为MOS管的导通时间很短，可以把电感近似为恒流源。当MOS管关断时，续流二极管为电感L提供放电路径，形成续流。MOS晶体管的导通可以分为四个阶段。从t0到T1，G极给电容Cgs充电，当Vgs从0V上升到Vgs(th)时，MOS管处于截止状态，Vds保持不变，Id为零。从t1到T2，T1之后，Vgs大于MOS晶体管导通电压Vgs(th)，MOS晶体管开始导通，Id电流上升。此时等效电路图如下。当IDS电流没有达到电感电流时，一部分电流会流过二极管，二极管DF仍处于导通状态，二极管两端处于箝位状态。此时Vds电压几乎没有变化，只有很小的下降(杂散电感的影响)。
t1~t2中等效电路在t2~t3期间，随着Vgs电压的升高，当IDS电流与电感电流相同时，MOS管的D极电压不再被二极管DF箝位，DF处于反向截止状态，于是Vds开始下降。此时G电极的驱动电流转移到电荷Cgd，Vgs出现米勒平台。Vgs电压
t2~t3阶段t3~t4等效电路当米勒电容Cgd充满电后，Vgs电压继续上升，直到MOS晶体管完全导通。结合MOS管的输出曲线，总结了MOS管从t0到t1的导通过程，MOS管处于截止区。t1之后，Vgs超过MOS晶体管的导通电压。随着Vgs的增加，ID也增加。当ID上升到与电感电流相同时，续流二极管反向关断。t2~t3期间，Vgs进入米勒平台。此时，D电极电压不再被续流二极管箝位，MOS的夹断区变小。t3后进入线性电阻区，Vgs继续上升，Vds逐渐下降，直到MOS晶体管完全导通。
MOS晶体管输出曲线
标签：MOS晶体管米勒